(495) 922-27-51

Модуль цифрового приема ADMDDC4x16 v3.0

Модуль ADMDDC4x16 v3.0 — модернизированная версия модуля ADMDDC4x16, в которой применены 16-разрядные АЦП. Он предназначен для аналого-цифрового преобразования и цифрового понижающего преобразования на видеочастоту сигнала ПЧ, а также может быть использован для цифровой обработки отсчётов данных с АЦП или DDC в соответствии с алгоритмом, загруженным в ПЛИС. Модуль обеспечивает рекордно большой динамический диапазон и сверхмалые интермодуляционные искажения. Максимальная ширина полосы DDC до 2 МГц (до 16 каналов) и до 8 МГц (до 4 каналов, в режиме объединения).

Модуль выполнен по стандарту ADM и устанавливаются в разъем ADM базовых модулей. Модуль ориентирован на использование только с несущими модулями, имеющими интерфейс ADM с поддержкой LVDS. Поставляется с модулями на основе высокопроизводительных ПЛИС и процессоров ЦОС типа ADSP-TS101, TMS320C64xx.

Маршрутизатор потоков отсчётов от АЦП к DDC, выполненный в ПЛИС XC3S400, позволяет любой канал АЦП подключить к любому каналу DDC. Отсчёты с DDC также переформатируются и буферизуются в ПЛИС. Тактирование модуля производится от встроенного кварцевого генератора или от внешнего сигнала до 100 МГц.

Параметры АЦП:

Шкала, В Fдискр, МГц Fвх, МГц SNR, дБ THD, дБ SFDR, дБ
0,5 100 21,4 75 -77 95

Параметры DDC:

Шкала, В Fдискр, МГц Fвх, МГц BW, кГц SNR, дБ SFDR, дБ
0,5 100 21,4 250 95 102

Модуль имеет 4 трансформаторных входа, к каждому из которых подключен свой АЦП, и четыре четырёхканальных микросхемы GC4016, которые вместе содержат 16 каналов DDC. Отсчёты от АЦП поступают в ПЛИС, где форматируются и буферизуются для выдачи в интерфейс ADM. Через ПЛИС отсчёты АЦП поступают на входы DDC. Шинная архитектура модуля построена так, что на любой канал DDC могут быть поданы данные от любого АЦП. Выход данных от DDC также заведён в ПЛИС. Отсчёты с DDC также переформатируются и буферизуются в ПЛИС

Модуль ADMDDC4x16 v3.0 поставляется вместе с программой-конфигуратором, позволяющим выполнить быстрое и наглядное проектирование загрузочных конфигурационных файлов DDC.

Модуль поставляется с синхронной прошивкой ПЛИС, обеспечивающей установку одинаковых коэффициентов децимации в каналах DDC. Асинхронная прошивка ПЛИС для независимой установки коэффициентов децимации/интерполяции в каналах DDC поставляется по заказу.


Внешний вид модуля:


Основные характеристики:

  • 4 канала АЦП 16 бит 100 MSPS
  • Полоса пропускания аналогового тракта от 0,1 до 150 МГц
  • Рекомендуемый рабочий диапазон частот от 1,5 до 140 МГц
  • GC4016 — 4 шт. до 16 каналов DDC (4 канала в одном GC4016)
  • FPGA XC3S от 400 тыс. до 1,5 млн. вентилей
  • Вх. шкала ± 0,5 В или ±1 В
  • Rвх = 50 Ом
  • Внутреннее/внешнее тактирование
  • ADM-интерфейс с поддержкой LVTTL/LVDS
  • Одновременный ввод отсчётов от АЦП и DDC
  • 16 и 8-битовые отсчёты АЦП
  • Поток данных от АЦП до 400 Мбайт/сек (LVDS), до 200 Мбайт/сек (LVTTL)
  • Независимые дециматор и ресамплер DDC
  • Коэффициент децимации DDC:
  • от 32 до 16384 в 4-канальном режиме DDC
  • от 16 до 32 при объединении двух каналов DDC в один
  • от 8 до 16 при объединении четырех каналов DDC в один
  • 16 или 24-битовые выходные отсчёты DDC (16 бит в стандартной поставке)
  • Независимая установка коэффициентов децимации/интерполяции в каналах DDC (с асинхронной прошивкой FPGA)

Структурная схема

Загрузить программное обеспечение:
DDDPRO    DAQ Tools