Субмодуль CCP2G
Коммуникационный субмодуль CCP2G разработан на основе микросхемы SERDES (serializer/deserializer) TLK2201B фирмы Texas Instruments и предназначен для организации синхронного ввода/вывода потоков цифровых данных совместно с базовыми автономными беспроцессорными модулями и модулями процессоров ЦОС производства ЗАО "ИнСис". Субмодуль использует трансиверы SFP и обеспечивает дуплексный обмен со скоростью до 1.6 Гбит/сек по сдвоенному оптическому кабелю на расстояние до 10км, либо по интерфейсу SATA (двум медным парам) на расстояние до 1 м.
Внешний вид субмодуля:
Основные характеристики:
- Дуплексный канал ввода-вывода
- Одновременный ввод потока 1.6 Гбит/сек и вывод потока 1.6 Гбит/сек
- Суммарная пропускная способность субмодуля до 3 Гбит/сек
- Трансиверы SFP на 1 Гбит/сек
- Интерфейс по 2 медным парам до 1.5 Гбит/сек до 1м. Разъем SATA
- Контроллер интерфейса реализован в ПЛИС базовой платы
- Физический уровень интерфейса линии RocketIO ПЛИС
- Опорный генератор 125 МГц на базовой плате
Субмодуль высокоскоростного последовательного приемопередатчика CCP2G обеспечивает дуплексный обмен по одному каналу со скоростью свыше 1 Гбит/сек. Передача выполняется через дуплексный оптоволоконный кабель с разъемами LC типа, сдвоенную витую пару в экране с разъемом SATA. Протокол интерфейса реализуется в ПЛИС базового модуля, физический уровень обеспечивают микросхема SERDES и трансивер SFP.
В зависимости от типа трансивера SFP обеспечивается работа по многомодовому оптоволоконному кабелю на расстояние до 500м, по одномодовому оптоволоконному кабелю на расстояние до 10км, по кабелю Cat5 на расстояние до 100м.
Высокоскоростной протокол FOTR, разработки ЗАО «ИнСис», обеспечивает связь со скоростью 1 ГБит/сек. Протокол связи определяется загруженной конфигурацией ПЛИС базового модуля, что позволяет гибко настраивать протокол связи под конкретную задачу. Разработка прошивки ПЛИС поддерживается пакетом HDK.
Одним из применений субмодуля CCP2G является построение комплекса ЦОС с вынесенной посредством ВОЛС подсистемы ввода-вывода аналоговых сигналов. Субмодули CCP2G и ADM АЦП/ЦАП устанавливаются на удаленный базовый модуль AMB. На другой стороне ВОЛС устанавливается субмодуль ADMFOTR2G, который управляется процессором ПЭВМ или процессором ЦОС и взаимодействует через ВОЛС с удаленным базовым модулем AMB. Программное обеспечение позволяет работать с удалённым субмодулем АЦП/ЦАП практически так же, как и с локальным субмодулем.
Структурная схема
