Реализация DDC

В цифровой обработке сигналов цифровой понижающий преобразователь ( DDC ) преобразует оцифрованный сигнал с ограниченной полосой пропускания в сигнал с более низкой частотой дискретизации для упрощения последующих этапов радиосвязи. Этот процесс позволяет сохранить всю информацию в интересующей полосе частот исходного сигнала.

Блок IS_DDC обеспечивает следующий функционал:

• Управление блоком осуществляется по шине AXI-Lite разрядностью 32 бита.
• Вывод данных в компьютер осуществляется:
  • по шине AXI-Stream разрядностью от 64 до 512 битов
  • по шине valid-data на другие узлы обработки в ПЛИС
• Количество каналов DDC, реализуемых в одном блоке, от 1 до 16. Дальнейшее увеличения каналов возможно через подключение нескольких блоков.
• Разрядность входных отсчетов: до 16 бит
• Программируемый узел синтезатора частоты NCO
• Разрядность фазового аккумулятора NCO — 32 бита
• Программируемая децимация CIC (от 4 до 5000)
• Фиксированное значение децимации FIR задается аппаратно
• Количество отводов FIR задается аппаратно
• Программируемые коэффициенты FIR-фильтра
• Программируемый входной мультиплексор выбора канала АЦП
• Обзорный режим (вывод отсчетов АЦП до обработки, вывод сигнала NCO)
• Поддерживаемы семейства ПЛИС AMD: 7000, UltraScale, UltraScale+